SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF, THIN FILM TRANSISTOR, MANUFACTURE THEREOF, AND DISPLAY DEVICE

Patent number:

JP8051076

Publication date:

1996-02-20

Inventor:

SASAKI TERUSHI

Applicant:

SANYO ELECTRIC CO

Classification:

- international:

H01L21/20; H01L21/26; H01L21/268; H01L21/336; H01L21/84; H01L29/78; H01L29/786; H01L21/02; H01L21/70; H01L29/66; (IPC1-7): H01L21/20; H01L21/26; H01L21/268; H01L21/336; H01L21/84;

H01L29/786

- european:


Application number: JP19940269872 19941102

Priority number(s): JP19940269872 19941102; JP19940117125 19940530

Report a data error here

Abstract of JP8051076

PURPOSE:To form a polycrystalline silicon film which has a uniform and large crystal grain diameter by a method wherein a light reflecting film, a film low in thermal conductivity, and a light absorbing film are formed on a substrate, and the polycrystalline silicon film is formed thereon through a fusion recrystallizing method. CONSTITUTION:A buffer layer 3 is formed on a light reflecting film 2. An amorphous silicon film 4 is formed thereon through a CVD method or a PVD method. The amorphous silicon film 4 is turned into a polycrystalline silicon film 5 by RTA processing. The surface of the amorphous silicon film 4 is heated and fused by irradiation with the light beam of a lamp and then cooled down for the formation of the polycrystalline silicon film 5.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平8-51076

(43)公開日 平成8年(1996)2月20日

(51) Int. Cl. 6 H01L 21/20

識別記号

FΙ

21/26

21/268

Z

H01L 21/26

L

21/84

未請求 請求項の数16 OL 審査請求 (全11頁)

最終頁に続く

(21)出願番号

特願平6-269872

(22)出願日

平成6年(1994)11月2日

(31)優先権主張番号

特願平6-117125

(32)優先日

平6 (1994) 5月30日

(33)優先権主張国

日本(JP)

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 佐々木 昭史

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 弁理士 恩田 博宣

(54) 【発明の名称】半導体装置、半導体装置の製造方法、薄膜トランジスタ 夕の製造方法,表示装置


. 薄膜トランジス


(57)【要約】


【目的】結晶粒径が均一で且つ大きな多結晶シリコン膜 を形成する。

【構成】絶縁基板1上にRTA装置のランプ光を反射す る膜2を形成する。次に、反射膜2上にバッファ膜3を 形成する。続いて、バッファ膜3上に非晶質シリコン膜 4を形成して、ランプ光を極短時間で複数回照射させ る。ランプ光が照射されると非晶質シリコン膜4の表面 は加熱されて溶融し、冷やされると凝固して結晶化する ことで多結晶シリコン膜5が形成される。ランプ光は非 晶質シリコン膜4の全面に一括して照射されるため、多 結晶シリコン膜5の結晶粒径は均一になる。また、非晶 質シリコン膜4を透過したランプ光は反射膜2によって 反射されるためランプ光の利用効率が高まり、非晶質シ リコン膜4の加熱溶融が効率的に行われる。その結果、 非晶質シリコン膜4の凝固速度が遅くなり、多結晶シリ コン膜5の結晶粒径を大きくすることができる。









【特許請求の範囲】

【請求項1】 溶融再結晶化法によって形成された多結晶シリコン膜を備えた半導体装置。

1

【請求項2】 RTA法またはレーザアニール法によって形成された多結晶シリコン膜を備えた半導体装置。

【請求項3】 請求項1または請求項2に記載の半導体 装置において、多結晶シリコン膜は絶縁基板上に形成さ れた半導体装置。

【請求項4】 基板上に、光を反射する膜、基板よりも 熱伝導率の低い材料による膜、光を吸収する材料による 10 膜のうち少なくともいずれか一つの膜が形成され、その 膜の上に多結晶シリコン膜が形成された半導体装置。

【請求項5】 非晶質シリコン膜を複数回だけ溶融再結晶化させて多結晶シリコン膜を形成する工程を備えた半導体装置の製造方法。

【請求項6】 RTA法によって非晶質シリコン膜にランプ光を複数回照射させることで非晶質シリコン膜を溶融再結晶化させて多結晶シリコン膜を形成する工程を備えた半導体装置の製造方法。

【請求項7】 レーザアニール法によって非晶質シリコン膜にレーザ光を複数回照射させることで非晶質シリコン膜を溶融再結晶化させて多結晶シリコン膜を形成する工程を備えた半導体装置の製造方法。

【請求項8】 基板上に、光を反射する膜、基板よりも 熱伝導率の低い材料による膜、光を吸収する材料による 膜のうち少なくともいずれか一つの膜を形成する工程 と、

その膜の上に非晶質シリコン膜を形成する工程と、 非晶質シリコン膜を溶融再結晶化させて多結晶シリコン 膜を形成する工程とを備えた半導体装置の製造方法。

【請求項9】 基板上に、光を反射する膜、基板よりも 熱伝導率の低い材料による膜、光を吸収する材料による 膜のうち少なくともいずれか一つの膜を形成する工程 と、

その膜の上に非晶質シリコン膜を形成する工程と、

RTA法によって非晶質シリコン膜にランプ光を複数回 照射させることで非晶質シリコン膜を溶融再結晶化させ て多結晶シリコン膜を形成する工程とを備えた半導体装 置の製造方法。

【請求項10】 基板上に、光を反射する膜、基板より も熱伝導率の低い材料による膜、光を吸収する材料によ る膜のうち少なくともいずれか一つの膜を形成する工程 と、

その膜の上に非晶質シリコン膜を形成する工程と、

レーザアニール法によって非晶質シリコン膜にレーザ光 を複数回照射させることで非晶質シリコン膜を溶融再結 晶化させて多結晶シリコン膜を形成する工程とを備えた 半導体装置の製造方法。

【請求項11】 請求項1~4のいずれか1項に記載の 半導体装置における多結晶シリコン膜を能動層として用 50

いる薄膜トランジスタ。

【請求項12】 請求項5~10のいずれか1項に記載の半導体装置の製造方法によって形成された多結晶シリコン膜を能動層として用いる薄膜トランジスタ。

【請求項13】 請求項5~10のいずれか1項に記載の半導体装置の製造方法によって形成された多結晶シリコン膜上にゲート絶縁膜を形成する工程と、

ゲート絶縁膜上にゲート電極を形成する工程と、

ゲート電極を用いた自己整合技術により多結晶シリコン 膜にソース領域およびドレイン領域を形成する工程とを 備えた薄膜トランジスタの製造方法。

【請求項14】 請求項13に記載の薄膜トランジスタの製造方法において、

デバイスの全面に層間絶縁膜を形成する工程と、 その層間絶縁膜にソース領域およびドレイン領域と

その層間絶縁膜にソース領域およびドレイン領域とコンタクトするコンタクトホールを形成する工程と、

ソース電極およびドレイン電極を形成する工程とを備え た薄膜トランジスタの製造方法。

【請求項15】 請求項11または請求項12に記載の 20 薄膜トランジスタを画素駆動素子として用いる表示装 置。

【請求項16】 請求項13また請求項14に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタを画素駆動素子として用いる表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置、半導体装置の製造方法、薄膜トランジスタ(TFT;Thin Film Transistor)、薄膜トランジスタの製造方法、表示装置に関するものである。

[0002]

30

【従来の技術】近年、アクティブマトリクス方式の液晶ディスプレイ(LCD; Liquid Crystal Display)が高画質な表示装置として注目されている。そのアクティブマトリクス方式LCDの画素駆動素子(画素駆動用トランジスタ)として、透明絶縁基板上に形成された多結晶シリコン膜を能動層に用いた薄膜トランジスタ(以下、多結晶シリコンTFTという)の開発が進められている。

【0003】多結晶シリコンTFTは、非晶質シリコン膜を能動層に用いた薄膜トランジスタ(以下、非晶質シリコンTFTという)に比べ、移動度が大きく駆動能力が高いという利点がある。そのため、多結晶シリコンTFTを用いれば、高性能なLCDを実現できる上に、画素部(表示部)だけでなく周辺駆動回路(ドライバ)までも同一基板上に一体にして形成することができる(ドライバー体型LCDと呼ばれる)。

【0004】従来の多結晶シリコンTFTは、1000℃程度の高温の工程(高温プロセスと呼ばれる)を使って形成されていた。高温プロセスは長年に渡る十分な技術的

3

蓄積のあるLSI技術を踏襲したものである。そのため、高温プロセスで形成された多結晶シリコンTFT (高温多結晶シリコンTFTと呼ばれる)は、素子特性、信頼性、再現性に優れている。しかし、高温プロセスはプロセス温度が高いため、基板には石英ガラスを使わざるを得ない。石英ガラスは大型化に伴って著しく高価になる上に現在のところ大型化には限りがあるため、基板の寸法が制限を受ける。そのため、コスト的に見合うLCDのパネルサイズは2型以下となり、ビデオカメラのビューファインダ用や液晶プロジェクタ用としては 10十分に使用できるものの、直視用としてはパネルサイズが小さすぎて使用できない。

【0005】一方、非晶質シリコンTFTは、400 ℃以下の低温の工程を使って形成可能なため、基板に通常のガラスを使うことができる。通常のガラスは石英ガラスの約1/10の価格で寸法にも制限がないが、LCD用に市販されている高耐熱ガラス(例えば、米国Corning Inc.製の「7059」)でも600 ℃程度の耐熱温度しかない。

【0006】そこで、基板に通常のガラス(高耐熱ガラス)を使用できるように、多結晶シリコンTFTを600 ℃程度以下の低温の工程(低温プロセスと呼ばれる)を使って形成することが求められている。低温プロセスで形成された多結晶シリコンTFTは低温多結晶シリコンTFTで問題となるのは、能動層となる多結晶シリコン膜の形成方法、ゲート絶縁膜の形成方法、ソース・ドレイン領域の形成方法などである。

【0007】シリコン薄膜の形成方法には種々の方法 (CVD法, 蒸着法, スパッタ法など)があるが、いずれの方法でもシリコン薄膜を低温でガラス基板上に形成 30 すると、膜は非晶質になる。その非晶質シリコン膜を多結晶化する方法としては、固相成長法や溶融再結晶化法がある。

【0008】固相成長法は、非晶質シリコン膜に600℃前後で長時間の熱処理を行うことにより、固体のままで多結晶化させて多結晶シリコン膜を得る方法である。溶融再結晶化法は、非晶質シリコン膜の表面だけを溶融させて再結晶化を図りながら基板温度を600℃以下に保つ方法であり、レーザアニール法やRTA(Rapid Thermal Annealing)法がある。レーザアニール法は、非晶質 40シリコン膜の表面にレーザを照射して加熱溶融させる方法である。RTA法は、非晶質シリコン膜の表面にタングステンランプやキセノンランプなどのランプ光を照射して加熱溶融させる方法である。

[0009]

【発明が解決しようとする課題】固相成長法には以下の問題がある。1)多結晶シリコンの結晶粒径に対する制御方法がないため、基板全体にわたって均一な結晶粒径の多結晶シリコン膜を形成することが難しい。

【0010】非晶質シリコン膜における結晶成長は、主 50 は、レーザスポットが2回照射されて2回加熱溶融され

に非晶質シリコン膜と基板との界面から起こるが、非晶質シリコン膜中で起こることも多い。つまり、非晶質シリコン膜中のどの場所から結晶成長が起こるかは不確定である。従って、結晶成長が密に起こった場所では結晶粒径が小さくなり、結晶成長が疎らに起こった場所では結晶粒径が大きくなるため、結晶粒径の均一性が低下すエ

【0011】多結晶シリコン膜は結晶粒径が大きいほど電界効果移動度が高くなり、電界効果移動度の高い多結晶シリコン膜を能動層として用いれば多結晶シリコンTFTの素子特性は向上する。そのため、多結晶シリコン膜中で結晶粒径が大きい場所に形成された多結晶シリコンTFTの素子特性は優れたものになる一方、結晶粒径が小さい場所に形成された多結晶シリコンTFTの素子特性は劣ったものになる。つまり、多結晶シリコン膜における結晶粒径の均一性が低下すると、多結晶シリコンTFTの素子特性にバラツキが生じる。その結果、LCDのパネル全面にわたって均質な画像を表示できなくなる。

【0012】低温プロセスを採用する目的は、通常のガ ラス基板を用いてパネルサイズの大きなLCDを安価に 提供することにある。多結晶シリコン膜における結晶粒 径の均一性の低下は基板の大型化に伴って顕著になるた め、パネルサイズの大きなLCDでは特に問題となる。 【0013】2) 非晶質シリコン膜が完全に多結晶化す るには(すなわち、100%の結晶化率を得るには)、20 時間といった長時間の熱処理が必要となる。従って、ス ループットが低下してしまう。また、LCD用の高耐熱 ガラスを用いた場合でも、その耐熱温度限界近くで長時 間の熱処理を行うことになるため、基板に歪みなどのダ メージが生じやすくなる。熱処理時間を短くするには、 基板の耐熱温度の範囲内においてできるだけ高温で熱処 理を行えばよい。しかし、処理温度を高くすると結晶化 速度を速くできる反面、結晶粒径が小さくなってしま う。その結果、LCDのパネル全面にわたって多結晶シ リコンTFTの素子特性が悪化し、画質が低下してしま う。特に、ドライバー体型LCDでは、周辺駆動回路に 用いられる多結晶シリコンTFTに対して、画素部に用 いられる多結晶シリコンTFTよりも優れた素子特性が 要求される。従って、多結晶シリコン膜の結晶粒径が小 さくなると、ドライバー体型LCDを具体化することが できなくなる。

【0014】レーザアニール法では、固相成長法に比べて熱処理時間が短いため、基板にダメージが生じることはなく、スループットが低下することもない。しかし、現在のところ大型の基板を一括して処理できるような大口径のレーザ装置がないため、レーザスポットを基板全面に走査させる必要がある。そのため、レーザスポットが照射される部分に重なりができ、非晶質シリコン膜には、レーザスポットが2回照射されて2回加熱溶融され

る場所と、レーザスポットが1回しか照射されず1回しか加熱溶融されない場所とが生じる。すると、2回加熱溶融された場所では結晶粒径が小さくなり、1回しか加熱溶融されない場所では結晶粒径が大きくなるため、結晶粒径の均一性が低下する。従って、レーザアニール法においても固相成長法と同様に、基板全体にわたって均一な結晶粒径の多結晶シリコン膜を形成することが難しいという問題がある。そこで、レーザアニール法では、レーザスポットの走査速度を落として重なり部分を極力小さくさせたり、レーザスポットを複数回照射してレーがスポットの重なり部分を平均化させることで、結晶粒径の均一性を向上させる方法がとられている。しかし、それでもなお十分な均一性を得ることは難しい。

【0015】RTA法においても、固相成長法に比べて 熱処理時間が短いため、基板にダメージが生じることは なく、スループットが低下することもない。加えて、R TA法では、基板全面に一括してランプ光を照射するこ とができるため、非晶質シリコン膜全体を均一に加熱溶 融することができる。そのため、基板全体にわたって均 一な結晶粒径の多結晶シリコン膜を形成することができ 20 る。しかし、あまり長時間にわたってランプ光を照射し 続けると、基板全体が加熱され過ぎて基板にダメージが 生じるため、ランプ光の照射時間はできるだけ短くする 必要がある。ところが、ランプ光の照射時間を短くする と非晶質シリコン膜の熱処理時間も短くなり、多結晶シ リコン膜の結晶粒径を大きくすることができなくなる。 つまり、RTA法では、基板全体にわたって均一な結晶 粒径の多結晶シリコン膜を形成することはできるもの の、その結晶粒径を大きくすることはできないという問 題がある。

【0016】本発明は上記問題点を解決するためになされたものであって、以下の目的を有するものである。

1〕結晶粒径が均一な多結晶シリコン膜を備えた半導体装置およびその製造方法を提供する。

【0017】2〕結晶粒径が均一で且つ大きな多結晶シリコン膜を備えた半導体装置およびその製造方法を提供する。

3)優れた多結晶シリコン膜を能動層として用いる優れ た薄膜トランジスタおよびその製造方法を提供する。

【0018】4〕優れた薄膜トランジスタを画素駆動素 40子として用いる安価で大面積で優れた表示装置を提供する。

[0019]

【課題を解決するための手段】請求項1に記載の発明 は、溶融再結晶化法によって形成された多結晶シリコン 膜を備えたことをその要旨とする。

【0020】請求項2に記載の発明は、RTA法またはレーザアニール法によって形成された多結晶シリコン膜を備えたことをその要旨とする。請求項3に記載の発明は、請求項1または請求項2に記載の半導体装置におい 50

て、多結晶シリコン膜は絶縁基板上に形成されたことを その要旨とする。

【0021】請求項4に記載の発明は、基板上に、光を 反射する膜、基板よりも熱伝導率の低い材料による膜、 光を吸収する材料による膜のうち少なくともいずれかー つの膜が形成され、その膜の上に多結晶シリコン膜が形 成されたことをその要旨とする。

【0022】請求項5に記載の発明は、非晶質シリコン膜を複数回だけ溶融再結晶化させて多結晶シリコン膜を形成する工程を備えたことをその要旨とする。請求項6に記載の発明は、RTA法によって非晶質シリコン膜にランプ光を複数回照射させることで非晶質シリコン膜を溶融再結晶化させて多結晶シリコン膜を形成する工程を備えたことをその要旨とする。

【0023】請求項7に記載の発明は、レーザアニール法によって非晶質シリコン膜にレーザ光を複数回照射させることで非晶質シリコン膜を溶融再結晶化させて多結晶シリコン膜を形成する工程を備えたことをその要旨とする。

【0024】請求項8に記載の発明は、基板上に、光を反射する膜、基板よりも熱伝導率の低い材料による膜、光を吸収する材料による膜のうち少なくともいずれかーつの膜を形成する工程と、その膜の上に非晶質シリコン膜を形成する工程と、非晶質シリコン膜を溶融再結晶化させて多結晶シリコン膜を形成する工程とを備えたことをその要旨とする。

【0025】請求項9に記載の発明は、基板上に、光を反射する膜、基板よりも熱伝導率の低い材料による膜、光を吸収する材料による膜のうち少なくともいずれか一つの膜を形成する工程と、その膜の上に非晶質シリコン膜を形成する工程と、RTA法によって非晶質シリコン膜にランプ光を複数回照射させることで非晶質シリコン膜を溶融再結晶化させて多結晶シリコン膜を形成する工程とを備えたことをその要旨とする。

【0026】請求項10に記載の発明は、基板上に、光を反射する膜、基板よりも熱伝導率の低い材料による膜、光を吸収する材料による膜のうち少なくともいずれか一つの膜を形成する工程と、その膜の上に非晶質シリコン膜を形成する工程と、レーザアニール法によって非晶質シリコン膜にレーザ光を複数回照射させることで非晶質シリコン膜を溶融再結晶化させて多結晶シリコン膜を形成する工程とを備えたことをその要旨とする。

【0027】請求項11に記載の発明は、請求項 $1\sim4$ のいずれか1項に記載の半導体装置における多結晶シリコン膜を能動層として用いることをその要旨とする。請求項12に記載の発明は、請求項 $5\sim10$ のいずれか1項に記載の半導体装置の製造方法によって形成された多結晶シリコン膜を能動層として用いることをその要旨とする。

【0028】請求項13に記載の発明は、請求項5~1

6

0のいずれか1項に記載の半導体装置の製造方法によっ て形成された多結晶シリコン膜上にゲート絶縁膜を形成 する工程と、ゲート絶縁膜上にゲート電極を形成する工 程と、ゲート電極を用いた自己整合技術により多結晶シ リコン膜にソース領域およびドレイン領域を形成する工 程とを備えたことをその要旨とする。

【0029】請求項14に記載の発明は 請求項13に 記載の薄膜トランジスタの製造方法において、デバイス の全面に層間絶縁膜を形成する工程と、その層間絶縁膜 にソース領域およびドレイン領域とコンタクトするコン 10 タクトホールを形成する工程と、ソース電極およびドレ イン電極を形成する工程とを備えたことをその要旨とす

【0030】請求項15に記載の発明は、請求項11ま たは請求項12に記載の薄膜トランジスタを画素駆動素 子として用いることをその要旨とする。請求項16に記 載の発明は、請求項13また請求項14に記載の薄膜ト ランジスタの製造方法によって製造された薄膜トランジ スタを画素駆動素子として用いることをその要旨とす る。

[0031]

【作用】請求項1に記載の発明によれば、溶融再結晶化 法によって形成された多結晶シリコン膜を備えることが できる。

【0032】請求項2に記載の発明によれば、RTA法 またはレーザアニール法によって形成された多結晶シリ コン膜を備えることができる。請求項3に記載の発明に よれば、多結晶シリコン膜を絶縁基板上に形成すること により、その多結晶シリコン膜を利用して液晶ディスプ レイ, 密着型イメージセンサ, DRAMのメモリセル内 30 の電荷転送素子, SRAMのメモリセル内の負荷素子, 三次元ICなどを形成することができる。

【0033】請求項4に記載の発明によれば、RTA法 またはレーザアニール法によって非晶質シリコン膜を溶 融再結晶化させて多結晶シリコン膜を形成する際に、光 を反射する膜が設けられていると、RTA法におけるラ ンプ光またはレーザアニール法におけるレーザ光の利用 効率を高めることができる。また、基板よりも熱伝導率 の低い材料による膜や光を吸収する材料による膜が設け られていると、非晶質シリコン膜からの潜熱の流出が少 40 なくなり、非晶質シリコン膜の加熱溶融を効率的に行う ことができる。従って、結晶粒径が大きな多結晶シリコ ン膜を形成することができる。

【0034】請求項5~7のいずれか1項に記載の発明 によれば、加熱溶融された非晶質シリコン膜中の潜熱が 流出し難くなり、凝固速度が遅くなるため、結晶粒径が 大きな多結晶シリコン膜を形成することができる。ま た、請求項6に記載の発明によれば、ランプ光を非晶質 シリコン膜の全面に照射することで、非晶質シリコン膜 全体を均一に加熱溶融することができ、結晶粒径の均一 50 イドなどが用いられ、その形成にはCVD法またはPV

な多結晶シリコン膜を形成することができる。

【0035】請求項8に記載の発明によれば、請求項4 と請求項5とに記載の発明の相乗作用により、結晶粒径 が大きな多結晶シリコン膜を形成することができる。請 求項9に記載の発明によれば、請求項4と請求項6とに 記載の発明の相乗作用により、結晶粒径が大きな多結晶 シリコン膜を形成することができる。

【0036】請求項10に記載の発明によれば、請求項 4と請求項7とに記載の発明の相乗作用により、結晶粒 径が大きな多結晶シリコン膜を形成することができる。 請求項11に記載の発明によれば、請求項1~4のいず れか1項に記載の発明と同様の作用によって優れた能動 層を得ることができ、薄膜トランジスタの高性能化を図 ることができる。

【0037】請求項12に記載の発明によれば、請求項 5~10のいずれか1項に記載の発明と同様の作用によ って優れた能動層を得ることができ、薄膜トランジスタ の高性能化を図ることができる。

【0038】請求項13に記載の発明によれば、請求項 5~10のいずれか1項に記載の発明と同様の作用によ り優れた能動層を短時間に得ることができる。また、自 己整合技術によりソース領域およびドレイン領域を形成 することができる。従って、プレーナ型またはスタガ型 の薄膜トランジスタを短時間に得ることができ、その高 性能化を図ることができる。そして、低温プロセスによ って能動層を形成できることから、ゲート絶縁膜の形成 工程およびソース領域およびドレイン領域の形成工程に も低温プロセスを導入すれば、全工程を低温プロセス化 することが可能になり、絶縁基板として耐熱温度の低い 材料を用いることができる。

【0039】請求項14に記載の発明によれば、層間絶 縁膜, ソース電極, ドレイン電極を形成して薄膜トラン ジスタを完成することができる。請求項15または請求 項16に記載の発明によれば、優れた薄膜トランジスタ を画素駆動素子として用いることにより、優れた表示装 置を得ることができる。また、薄膜トランジスタの製造 に係る全工程を低温プロセス化すれば、基板に耐熱温度 の低い材料を用いることができ、安価に大面積な表示装 置を得ることができる。

[0040]

【実施例】以下、本発明を具体化した一実施例の製造方 法を図1~図3に従って説明する。

【0041】工程1(図1(a)参照);透明絶縁基板 1 (石英ガラス, 高耐熱ガラス)上に、後記するRTA 装置のランプ光を反射する膜(以下、反射膜という)2 を形成する。反射膜2はランプ光を反射する性質があれ ばどのような材質でもよいが、例えば、金属(アルミ、 銅, 金, 銀, プラチナなど), 高融点金属(チタン, タ ンタル、モリブデン、タングステンなど)、金属シリサ

30

10

D法が用いられる。CVD法には常圧CVD法、減圧CVD法、プラズマCVD法、光励起CVD法などがある。また、PVD法には蒸着法、EB (Electron Beam) 蒸着法、MBE (Molecular Beam Epitaxy) 法、スパッタ法などがある。そして、反射膜2の膜厚は、反射膜2の材質およびランプ光の波長に合わせて、ランプ光を十分に反射するために必要十分な膜厚に設定されている。

【0042】工程2(図1(b)参照);反射膜2上に バッファ膜3を形成する。バッファ膜3は、後記するR 10 TA処理において、反射膜2と多結晶シリコン膜とが反 応するのを防ぐために設けられている。従って、RTA 処理において多結晶シリコン膜と反応しないような材質 で反射膜2を形成した場合には、バッファ膜3を省いてもよい。バッファ膜3の材質としては、シリコン酸化膜,シリコン窒化膜,シリコン窒酸化膜(SiON,)などが用いられ、その形成にはCVD法または PVD法が用いられる。

【0043】工程3(図1(c)参照);バッファ膜3 上に非晶質シリコン膜4(膜厚;500Å)を形成する。 非晶質シリコン膜4の形成にはCVD法またはPVD法 が用いられるが、以下の方法が一般的である。

【0044】 ①減圧CVD法を用いる方法;減圧CVD 法でシリコン膜を形成するには、モノシラン(Si H,) またはジシラン(Si, H,) の熱分解を用い る。この場合、処理温度が550 ℃以下では非晶質、620 ℃以上では多結晶となる。

【0045】②プラズマCVD法を用いる方法;プラズマCVD法で非晶質シリコン膜を形成するには、プラズマ中でのモノシランまたはジシランの熱分解を用いる。この場合、処理温度は300 ℃程度で水素を添加すると反応が促進される。

【0046】工程4(図1(d)参照); RTA処理を 行うことにより、非晶質シリコン膜4を多結晶化させて 多結晶シリコン膜 5 を形成する。図 3 に、RTA処理を 行うためのRTA装置の概略構成を示す。RTA装置1 1は、予備加熱室A,処理室B,冷却室Cを備えてい る。各室A~Cにまたがってステージ12が設けられ、 そのステージ12上をRTA処理されるサンプル(基板 1) が一定速度で移動する。予備加熱室A内では基板1 40 が予備加熱される。処理室B内には、円柱状のランプ本 体 (タングステンランプまたはキセノンランプ) 13と 反射板14 (集光光学系) とからなるランプ装置15 が、基板1の移動方向に沿って均等な間隔で複数個配置 されている。ランプ本体13から照射されたランプ光は 反射板14によって反射され、基板1の表面(非晶質シ リコン膜4の表面) に照射される。冷却室C内では基板 1が冷却される。

【0047】ランプ光が照射されると非晶質シリコン膜 4の表面は加熱されて溶融し、続いて、冷やされると凝 50

固して結晶化することで多結晶シリコン膜5が形成される。ここで、ランプ光は非晶質シリコン膜4の全面に一括して照射されるため、非晶質シリコン膜4全体を均一に加熱溶融することができる。そのため、基板1全体にわたって均一な結晶粒径の多結晶シリコン膜5を形成することができる。

【0048】このとき、非晶質シリコン膜4はランプ光のごく一部しか吸収せず、ランプ光の大部分は非晶質シリコン膜4を透過する。非晶質シリコン膜4を透過したランプ光は反射膜2によって反射され、再び非晶質シリコン膜4中へ戻される。そのため、反射膜2を設けない場合に比べてランプ光の利用効率が高まり、非晶質シリコン膜4の加熱溶融を効率的に行うことができる。例えば、蒸着法で形成された銀からなる反射膜2を用い、ランプ本体13にはキセノンランプを用いた場合、反射膜2はキセノンアークスペクトル全波長の98%以上を反射することができる。また、ランプ光が反射膜2によって反射されるため、非晶質シリコン膜4を透過したランプ光によって基板1が加熱されるのを防止することができる。

【0049】そして、基板1の移動速度に対応して各ランプ装置15を順次発光させると、非晶質シリコン膜4へのランプ光の照射は複数回行われる。ここで、基板1の移動速度と各ランプ装置15の発光のタイミングとを調整すれば、非晶質シリコン膜4へのランプ光の照射を極短時間で複数回行うことができる。その結果、加熱溶融された非晶質シリコン膜4中の潜熱が基板1に流出し難くなり、凝固速度が早くなるのが防止される。

【0050】このように、反射膜2を設けることでランプ光の利用効率を高めて非晶質シリコン膜4の溶融を効率的に行うと共に、ランプ光の照射を極短時間で複数回行うことにより、非晶質シリコン膜4の凝固速度を遅くすることができる。その結果、多結晶シリコン膜5の結晶粒径を大きくすることができる。また、ランプ光の照射を極短時間で複数回行うことで、基板1全体が加熱され過ぎることはなくなり、基板1に歪みなどのダメージが生じるのを防ぐことができる。さらに、RTA処理に要する時間は固相成長法における熱処理時間に比べればはるかに短いため、スループットが低下することもない。

【0051】但し、非晶質シリコン膜4へのランプ光の 照射回数および1回当たりの照射時間については、ラン プ光(ランプ装置15の投射光)の性質(波長や光の強 度など)および非晶質シリコン膜4の性質(光の吸収係 数)を勘案して最適化する必要がある。

【0052】このように、本実施例によれば、結晶粒径が均一で且つ大きな多結晶シリコン膜5を低温プロセスによって短時間に得ることができる。従って、基板1に高耐熱ガラスを用いることが可能になるだけでなく、その耐熱温度を下げることもできる。

【0053】尚、非晶質シリコン膜4の形成に減圧CVD法を用いた場合、多結晶シリコン膜5の膜質が良好になる反面、処理温度が高くなるため基板1に石英ガラスを用いなければならない。一方、プラズマCVD法を用いた場合、多結晶シリコン膜5の膜質は減圧CVD法に比べれば劣るものの、処理温度が低くなるため基板1に高耐熱ガラスを用いることができる。従って、目的に合わせていずれかの方法を選択すればよい。

【0054】工程5(図2参照);多結晶シリコン膜5を能動層として用いるプレーナ型の多結晶シリコンTF 10 Tを形成する。まず、多結晶シリコン膜5上にゲート絶縁膜6(膜厚;1000Å)を形成する。ゲート絶縁膜6の形成方法には以下のものがある。

【0055】[1]酸化法を用いてシリコン酸化膜を形成する方法;高温酸化法(乾燥酸素を用いるドライ酸化法,湿った酸素を用いるウェット酸化法,水蒸気雰囲気中での酸化法),低温酸化法(高圧水蒸気雰囲気中での酸化法,酸素プラズマ中での酸化法),陽極酸化法などを用いる。

【0056】この中では、900~1200℃程度の高温酸化 20 法が一般的である。

[2] 被着法を用いてシリコン酸化膜,シリコン窒化膜,シリコン窒酸化膜を形成する方法;CVD法やPVD法を用いる。また、各膜を組み合わせて多層構造にする方法もある。

【0057】CVD法によるシリコン酸化膜の形成には、モノシランまたはジシランの熱分解、有機オキシシラン(TEOSなど)の熱分解、ハロゲン化珪素の加水分解などを用いる。CVD法によるシリコン窒化膜の形成には、アンモニアおよびジクロルシラン(SiH,Cli,)、アンモニアおよびモノシラン、窒素およびモノシランなどの熱分解などを用いる。シリコン窒酸化膜は酸化膜と窒化膜の両膜の特性をもつもので、CVD法によるシリコン窒化膜の形成の系に酸化窒素(N,O)を、少量導入することで形成することができる。

【0058】尚、ゲート絶縁膜6の形成方法にも高温プロセスおよび低温プロセスがある。高温プロセスでは、一般に前記した高温酸化法が用いられる。一方、低温プロセスでは、一般に前記した酸素プラズマ中での酸化法や被着法などが用いられ、処理温度が600℃程度以下に 40 抑えられる。

【0059】次に、ゲート絶縁膜6上にゲート電極7を形成して所望の形状にパターニングする。ゲート電極7の材質としては、不純物がドープされた多結晶シリコン(ドープドポリシリコン),金属シリサイド,ポリサイド,高融点金属単体,その他の金属などが用いられ、その形成にはCVD法またはPVD法が用いられる。

【0060】続いて、自己整合技術により、ゲート電極7をマスクとして多結晶シリコン膜5にソース・ドレイン領域8を形成する。ソース・ドレイン領域8の形成方50

法にも高温プロセスおよび低温プロセスがある。高温プロセスでは、不純物をイオン注入後に高温の熱処理を行って不純物を活性化させる。低温プロセスでは、ホスフィンガス(PH,)またはジボランガス(B, H。)と水素ガスとの混合ガスによるイオンシャワーを照射することで、特別な熱処理工程を設けることなく不純物の注入を活性化を同時に行う。尚、低温プロセスでは、不純物をイオン注入後に600 ℃程度以下の低温で数時間へ数十時間の熱処理を行うことで不純物を活性化させる方法もある。基板1に高耐熱ガラスを用いた場合には、多結晶シリコン膜5の形成時だけでなく、ゲート絶縁膜6の形成時およびソース・ドレイン領域8の形成時にも低温プロセスを用いなければならない。

【0061】そして、デバイスの全面に層間絶縁膜9を 形成する。層間絶縁膜9の材質としては、シリコン酸化 膜、シリケートガラス、シリコン窒化膜などが用いら れ、その形成にはCVD法またはPVD法が用いられ る。

【0062】その後、ソース・ドレイン領域8とコンタクトするコンタクトホール10が層間絶縁膜9に形成され、ソース・ドレイン電極11が形成されて多結晶シリコンTFTが完成する。

【0063】このように、本実施例によれば、多結晶シリコン膜5の結晶粒径が均一で且つ大きいため、基板1の全体にわたって素子特性にバラツキがない上に、優れた素子特性の多結晶シリコンTFTを形成することができる。そのような多結晶シリコンTFTをアクティブマトリクス方式LCDの画素駆動素子として用いれば、LCDのパネル全面にわたって均質で高品位な画像を表示することができる。また、素子特性の優れた多結晶シリコンTFTは、画素駆動素子としてだけでなく、周辺駆動回路にも使用することができるため、ドライバー体型LCDを具体化することができる。さらに、多結晶シリコン膜5が短時間で形成されることから、多結晶シリコン下FTおよびLCDのスループットを向上させることができる。

【0064】また、本実施例において、ゲート絶縁膜6 およびソース・ドレイン領域8の形成に低温プロセスを 採用すれば、基板1に高耐熱ガラスを用いてパネルサイ ズの大きなLCDを安価に提供することができる。

【0065】ところで、LCDでは、画素駆動素子としての多結晶シリコンTFTに光が当たると、多結晶シリコンTFTの素子特性が変化して、性能劣化や誤動作を引き起こすことがある。本実施例においては、反射膜2が設けられているために、基板1側から多結晶シリコンTFTに光が当たることがなくなり、LCDの性能劣化や誤動作を防止することができる。

【0066】尚、上記実施例は以下のように変更してもよく、その場合でも同様の作用および効果を得ることができる。

(1) 反射膜2の成膜後にフォトリソ工程によって反射 膜2の不要な部分をエッチング除去し、反射膜2を必要 とする部分にだけアイランド形成する。

【0067】(2)反射膜2を、光を吸収する膜(非晶 質シリコン膜4が吸収しない波長の光を吸収する膜、ま たは非晶質シリコン膜4に吸収されずに透過した光を吸 収する材料による膜。以下、光吸収膜という)に置き代 える。この場合には、非晶質シリコン膜4を透過したラ ンプ光が光吸収膜によって吸収され、光吸収膜が加熱さ えられる。その結果、非晶質シリコン膜4からの潜熱の 流出が少なくなり、非晶質シリコン膜4の加熱溶融を効 率的に行うことができる。光吸収膜の材質としては、酸 化チタン,酸化タンタル,窒化チタン,酸化アルミなど が用いられ、その形成にはCVD法またはPVD法が用 いられる。

【0068】また、可視光領域やその近傍の光はシリコ ンを含む多くの物質に吸収されるが、透明絶縁基板上に 形成された非晶質シリコン薄膜は輻射のごく一部しか吸 収しないため、大部分の光は透過する。そこで、光吸収 20 膜の材質としては、シリコン系の化合物(非晶質シリコ ン, 微結晶を含む非晶質シリコン, 多結晶シリコン, 酸 化シリコン, 窒化シリコン, 窒酸化シリコン, 炭化シリ コンなど)を用いてもよく、その形成にはCVD法また はPVD法が用いられる。

【0069】(3)反射膜2を、基板1よりも熱伝導率 の低い材料による膜(以下、低熱伝導膜という)に置き 代える。この場合には、非晶質シリコン膜4から基板1 への潜熱の流出が少なくなり、非晶質シリコン膜4の加 熱溶融を効率的に行うことができる。低熱伝導膜の材質 30 としては酸化シリコンが用いられ、その形成にはCVD 法, PVD法, LPD (液相成長)法, 塗布法などが用 いられる。

【0070】(4)反射膜2と光吸収膜と低熱伝導率膜 とをそれぞれ組み合わせる。例えば、反射膜2の上層に 低熱伝導膜を形成する。また、反射膜2の上層に光吸収 膜を形成する。また、反射膜2の上層に光吸収膜を形成 し、その上層に低熱伝導膜とを形成する。これらの場合 には、各膜の相乗作用により、本発明の効果をさらに高 めることができる。

【0071】(5) RTA法ではなくレーザアニール法 に適用する。この場合には、非晶質シリコン膜4表面へ のレーザスポット (レーザ光) の照射を複数回行うこと で、加熱溶融された非晶質シリコン膜4中の潜熱が基板 1に流出し難くなり、凝固速度が早くなるのが防止され

【0072】(6)多結晶シリコンTFTの製造工程に おいて、多結晶シリコン膜5の形成後に、水素化処理を 行うことで多結晶シリコンTFTの素子特性を向上させ る。水素化処理とは、多結晶シリコンの結晶欠陥部分に 50 成する工程とを備えた薄膜トランジスタの製造方法。

水素原子を結合させることにより、欠陥を減らして結晶 構造を安定化させ、電界効果移動度を高める方法であ る。

【0073】(7)多結晶シリコン膜5のチャネル領域 に相当する部分に不純物をドーピングして多結晶シリコ ンTFTの閾値電圧(Vth)を制御する。溶融再結晶化 法で形成された多結晶シリコンTFTにおいては、nチ ャネルトランジスタではディプレッション方向に閾値電 圧がシフトし、pチャネルトランジスタではエンハンス れることで光吸収膜および非晶質シリコン膜4に熱が蓄 10 メント方向に閾値電圧がシフトする傾向にある。特に、 水素化処理を行った場合には、その傾向がより顕著とな る。この閾値電圧のシフトを抑えるには、チャネル領域 に不純物をドーピングすればよい。

> 【0074】(8)プレーナ型だけでなく、逆プレーナ 型、スタガ型、逆スタガ型などあらゆる構造の多結晶シ リコンTFTに適用する。

(9) 多結晶シリコンTFTだけでなく、絶縁ゲート型 半導体素子全般に適用する。また、太陽電池や光センサ などの光電変換素子、バイポーラトランジスタ、静電誘 導型トランジスタ (SIT; Static Induction Transis tor) などの多結晶シリコン膜を用いるあらゆる半導体 装置に適用する。

【0075】(10)絶縁基板1をセラミックス基板や シリコン酸化膜などの絶縁層に置き代え、LCDではな く密着型イメージセンサや三次元ICなどに適用する。

(11) 多結晶シリコンTFTを、LCDではなくダイ ナミックRAM (DRAM) のメモリセル内の電荷転送 素子やスタティックRAM(SRAM)のメモリセル内 の負荷素子などに用いる。

【0076】以上、各実施例について説明したが、各実 施例から把握できる請求項以外の技術的思想について、 以下にそれらの効果と共に記載する。

(イ) 請求項13または請求項14に記載の薄膜トラン ジスタの製造方法において、多結晶シリコン膜に水素化 処理を施した薄膜トランジスタの製造方法。

【0077】このようにすれば、多結晶シリコン膜の結 晶欠陥部分に水素原子が結合することにより、欠陥が減 って結晶構造が安定化し、電界効果移動度を高めること ができる。

【0078】(口)請求項13または請求項14に記載 40 の薄膜トランジスタの製造方法において、多結晶シリコ ン膜のチャネル領域に相当する部分に不純物をドーピン グした薄膜トランジスタの製造方法。

【0079】このようにすれば、多結晶シリコンTFT の閾値電圧を制御することができる。

(ハ)請求項5~7のいずれか1項に記載の半導体装置 の製造方法によって形成された多結晶シリコン膜を基板 上に形成する工程と、多結晶シリコン膜下にゲート絶縁 膜を形成する工程と、ゲート絶縁膜下にゲート電極を形

【0080】このようにすれば、逆スタガ型または逆プレーナ型の多結晶シリコンTFTを得ることができる。

(二)基板上に、光を反射する膜、基板よりも熱伝導率の低い材料による膜、シリコンが吸収しない波長の光を吸収する材料による膜のうち少なくともいずれか一つの膜が形成され、その膜の上にバッファ膜を介して多結晶シリコン膜が形成された半導体装置。

(ホ)請求項8~10のいずれか1項に記載の半導体装置の製造方法において、基板上に、光を反射する膜、基板よりも熱伝導率の低い材料による膜、シリコンが吸収しない波長の光を吸収する材料による膜のうち少なくともいずれか一つの膜を形成する工程と、その膜の上に非晶質シリコン膜を形成する工程との間に、バッファ膜を形成する工程を加えた半導体装置の製造方法。

【0082】このようにすれば、非晶質シリコン膜を溶 融再結晶化させて多結晶シリコン膜を形成する際に、前 20 記膜と多結晶シリコン膜とが反応するのを防ぐことがで きる。

【0083】ところで、本明細書において、発明の構成に係る部材は以下のように定義されるものとする。

(a) 基板としては、石英ガラス、高耐熱ガラス、高耐熱 がある。 熱樹脂、セラミックスなどのあらゆる絶縁材料による基板を含むだけでなく、表面にシリコン酸化膜などの絶縁 層を設けた金属などの導電性基板をも含むものとする。

【0084】(b) 薄膜トランジスタとしては、プレーナ型だけでなく、逆プレーナ型, スタガ型, 逆スタガ型 30 などをも含むものとする。

(c) ゲート絶縁膜としては、高温の熱酸化法などの高温プロセスで形成されたシリコン酸化膜だけでなく、プラズマ酸化法、常圧CVD法、減圧CVD法、プラズマCVD法、光励起CVD法、

蒸着法,スパッタ法などの低温プロセスで形成されたシリコン酸化膜,シリコン窒化膜,シリコン窒酸化膜などをも含むものとする。

[0085]

【発明の効果】

1〕結晶粒径が均一な多結晶シリコン膜を備えた半導体装置およびその製造方法を提供することができる。

【0086】2〕結晶粒径が均一で且つ大きな多結晶シリコン膜を備えた半導体装置およびその製造方法を提供することができる。

3〕優れた多結晶シリコン膜を能動層として用いる優れ た薄膜トランジスタおよびその製造方法を提供すること ができる。

【0087】4〕優れた薄膜トランジスタを画素駆動素子として用いる安価で大面積で優れた表示装置を提供することができる。

【図面の簡単な説明】

【図1】一実施例の製造方法を説明するための概略断面図。


20 【図2】一実施例の製造方法を説明するための概略断面 図。

【図3】RTA装置の概略構成図。

【符号の説明】


- 1 絶縁基板
- 3 反射膜
- 4 非晶質シリコン膜
- 5 多結晶シリコン膜
- 6 ゲート絶縁膜
- 7 ゲート電極
- 3 ソース領域またはドレイン領域(ソース・ドレイン領域)
 - 9 層間絶縁膜
 - 10 コンタクトホール
 - 11 ソース電極またはドレイン電極 (ソース・ドレイン電極)


【図3】




【図1】










【図2】



フロントページの続き

9056-4M H 0 1 L 29/78 3 1 1 Y